기초 회로 test(실험) - ttl cmos
페이지 정보
작성일 23-05-17 02:41
본문
Download : 기초 회로 실험 - ttl cmos.hwp
오차가 난 實驗(실험) 결과 값으로 유추하여 보자면
다. 이유로는 여러 소자들이 가지고 있는 고유의 오차와 여러번 사용한 전선에 남아있는 저항값과 미세한 전류들이 實驗(실험)에 쌓여서 큰 오차를 발생 시킨 것 같다.
순서
6번 實驗(실험)은 TTL게이트에 CMOS게이트를 인가했을때 각 지점에서의 파형을 觀察하는 實驗(실험)이었는데 여러 시도를 해보았지만 완벽한 구형파는 나오지 않았다. 4001소자의 핀3에서는 반전된 파형이 또 반전되어 입력과 같은 구형파가 측정되며
4050소자의 핀2에서는 입력받은 파형을 다시 출력하여 입력과 같은 구형파가 나오고
설명
3번 實驗(실험)은 저항을 인가하여 값의 變化(변화)를 觀察하는 實驗(실험)이었는데 저항의 크기에 따라 값이 미세하게 커지는 것을 觀察할 수 있었지만 거의 變化(변화)가 없었어야 정확했을 것 같다.
實驗(실험) 分析
(1) <그림 13.4>의 회로를 구성하고, VDD(핀 14번)를 +10[V]로 연결하고, 입력 값에 따른 출력을 살펴보고, 또한 +5[V]로 연결하여 살펴보아라. (2) <그림 13.5>의 회로를 구성하고, 실험 1과 같이 전압을 인가하여 각각의 진리표를 작성하라. (3) <그림 13.6>의 회로를 구성하여 VDD(핀 14)에 +5[V]를 연결하고, VSS(핀 7)은 접지 시킨 후 전압 Vout을 측정하라.(R=1㏀, 2.2㏀, 4.7㏀, 10㏀, 470㏀) (4) <그림 13.7>의 회로를 구성하여 VDD에 +5[V]를 연결하고 VSS는 접지 시킨후 핀 3의 전압 Vout을 측정하라.(R=1㏀, 2.2㏀, 4.7㏀, 10㏀, 47㏀)
5번 實驗(실험)은 CMOS에 TTL게이트를 인가했을 때 나오는 구형파의 전압레벨을 측정하는 것이였는데
4001소자의 핀1에서는 입력과 반전된 구형파가 나오고
레포트 > 공학,기술계열
Download : 기초 회로 실험 - ttl cmos.hwp( 83 )
(3) <그림 13.6>의 회로를 구성하여 VDD(핀 14)에 +5[V]를 연결하고, VSS(핀 7)은 접지 시킨 후 전압 Vout을 측정(measurement)하라.(R=1㏀, 2.2㏀, 4.7㏀, 10㏀, 470㏀)
1번 實驗(실험)은 NOR게이트의 특성을 확인하는 것이였는데 A,B에 둘다 0V 인가시에만 작동을 하는 것을 확인했고
(2) <그림 13.5>의 회로를 구성하고, test(실험) 1과 같이 전압을 인가하여 각각의 진리표를 작성하라.
4번 實驗(실험) 또한 저항을 인가하여 값을 變化(변화)를 觀察하는 것이었는데 저항이 커질수록 값이 작아지는 경향을 보였지만 거의 미미한 수치여서 결국 값은 저항의 영향을 받지 않는 것 같다.
2번 實驗(실험) 또한 NAND게이트의 특성에 따라 A,B에 둘다 input이 있을 경우에만 작동을 하는 않는 것을 확인할 수 있었다.
기초 회로 실험,ttl cmos
(1) <그림 13.4>의 회로를 구성하고, VDD(핀 14번)를 +10[V]로 연결하고, 입력 값에 따른 출력을 살펴보고, 또한 +5[V]로 연결하여 살펴보아라.
기초 회로 test(실험) - ttl cmos
(4) <그림 13.7>의 회로를 구성하여 VDD에 +5[V]를 연결하고 VSS는 접지 시킨후 핀 3의 전압 Vout을 측정(measurement)하라.(R=1㏀, 2.2㏀, 4.7㏀, 10㏀, 47㏀)
7406소자의 핀4에서는 다시 반전되어 입력된 파형에 반전되어 나온 구형파가 나와야 맞는 것 같다.
